應屆畢業(yè)生
本科
最近更新
875人關注
職位描述
該職位信息待核驗，請仔細了解后再進行投遞！
職責描述：
1.充分理解集成電路工程師對版圖設計的需求；
2.負責flash 以及模擬等各種類型的 IP和test chip的版圖布局設計；
3.嚴格按照流程進行版圖的驗證(DRC/LVS/ERC/Anatenna)，以及最終tape out等檢查，確保版圖質(zhì)量；
4.負責客戶產(chǎn)品的IP Merge，會根據(jù)客戶mainchip的數(shù)據(jù)，完成Merge的工作，同時完成DRC/LVS等檢查；
5.能夠熟悉理解工藝Mask，負責處理和工藝接口相關Tape out的工作。
任職要求：
1：本科及以上學歷，集成電路，微電子，物理等相關理工科專業(yè)；
2：5-10年及以上模擬\數(shù)?；旌习鎴D設計經(jīng)驗；
3：熟悉Virtuoso，Calibre等版圖設計工具的使用，熟悉drc和lvs規(guī)則；
4：熟悉CMOS工藝制程，熟悉CMOS ESD和LATCH UP相關的版圖設計要求；
5. 具有良好的學習能力、溝通協(xié)調(diào)能力和團隊合作精神。
注：聯(lián)系我時，請說是在江蘇人才網(wǎng)上看到的。
工作地點
地址：上海浦東新區(qū)上海-浦東新區(qū)上投盛銀大廈E樓
??
點擊查看地圖
詳細位置，可以參考上方地址信息
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務必提高警惕。
職位發(fā)布者
HR
武漢新芯集成電路制造有限公司
-
電子技術·半導體·集成電路
-
1000人以上
-
公司性質(zhì)未知
-
武漢市東湖新技術開發(fā)區(qū)高新四路18號
