梧州
應(yīng)屆畢業(yè)生
本科
- 全勤獎(jiǎng)
- 節(jié)日福利
- 不加班
- 周末雙休
崗位職責(zé):
1.負(fù)責(zé)硬件板卡的FPGA相關(guān)功能開(kāi)發(fā),完成代碼編寫、仿真分析、時(shí)序分析、調(diào)試、優(yōu)化、技術(shù)文檔等工作;
2.配合硬件工程師完成產(chǎn)品整體設(shè)計(jì),包括FPGA資源評(píng)估、FPGA選型、管腳定義等;
3.根據(jù)硬件板卡芯片手冊(cè),編寫相關(guān)的驅(qū)動(dòng)程序;
4.配合軟硬件工程師完成產(chǎn)品的功能開(kāi)發(fā);
5.與軟硬件開(kāi)發(fā)團(tuán)隊(duì)密切配合,支持產(chǎn)品聯(lián)調(diào)測(cè)試,協(xié)助定位系統(tǒng)中的問(wèn)題;
6.項(xiàng)目相關(guān)文檔編寫和維護(hù),項(xiàng)目相關(guān)代碼、工程的維護(hù)。
任職要求:
1.本科及以上學(xué)歷,通訊、計(jì)算機(jī)、自控、電子等相關(guān)專業(yè);
2.3年以上的Verilog和SystemVerilog編程經(jīng)驗(yàn)尤佳;
3.掌握FPGA設(shè)計(jì)方法及開(kāi)發(fā)流程,熟練使用Vivado、Quartus II等設(shè)計(jì)工具;具備Xilinx公司FPGA、ZYNQ器件使用經(jīng)驗(yàn)者優(yōu)先考慮;
4.熟悉SRIO、PCIE、DDR、以太網(wǎng)、光纖接口,有高速圖像、信號(hào)采集開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先考慮;
5.有實(shí)際FPGA開(kāi)發(fā)經(jīng)驗(yàn),有良好的硬件基礎(chǔ)知識(shí)、代碼編寫習(xí)慣;
6.具有數(shù)字電路設(shè)計(jì)和調(diào)試經(jīng)驗(yàn)者優(yōu)先考慮;
7.具有上進(jìn)心、責(zé)任心,有團(tuán)隊(duì)協(xié)助精神。
求職提示:用人單位發(fā)布虛假招聘信息,或以任何名義向求職者收取財(cái)物(如體檢費(fèi)、置裝費(fèi)、押金、服裝費(fèi)、培訓(xùn)費(fèi)、身份證、畢業(yè)證等),均涉嫌違法,請(qǐng)求職者務(wù)必提高警惕。
-
電子技術(shù)·半導(dǎo)體·集成電路
-
51-99人
-
私營(yíng)·民營(yíng)企業(yè)
-
景賢路6號(hào)H3-2樓

最近更新
910人關(guān)注
注:聯(lián)系我時(shí),請(qǐng)說(shuō)是在江蘇人才網(wǎng)上看到的。
