蘇州
應(yīng)屆畢業(yè)生
本科
最近更新
611人關(guān)注
職位描述
該職位還未進行加V認證，請仔細了解后再進行投遞！
【崗位職責(zé)】
1、系統(tǒng)設(shè)計與開發(fā)：負責(zé)基于Xilinx ZYNQ系列芯片的嵌入式系統(tǒng)軟硬件方案設(shè)計、代碼開發(fā)
2、PL端開發(fā)：使用Verilog/VHDL進行FPGA邏輯開發(fā)，包括IP核的設(shè)計、集成和仿真（如AXI總線接口、自定義外設(shè)、高速數(shù)據(jù)采集與處理邏輯等）
3、PS端開發(fā)：ZYNQ（PS）的軟件開發(fā)，編寫外設(shè)驅(qū)動程序（DMA, I2C, SPI, UART等）
4、軟硬件協(xié)同：主導(dǎo)PS和PL之間的協(xié)同設(shè)計與調(diào)試，實現(xiàn)高效的軟硬件數(shù)據(jù)交互（通過AXI-Lite, AXI-Stream, AXI-Full等接口）
5、系統(tǒng)調(diào)試與優(yōu)化：使用示波器、邏輯分析儀、SDK/Vitis等工具進行系統(tǒng)級調(diào)試，解決硬件和軟件問題
【任職要求（必備技能）】
1、本科及以上學(xué)歷，電子工程、通信工程、計算機科學(xué)、自動化等相關(guān)專業(yè)
2、 3年以上嵌入式開發(fā)經(jīng)驗，其中至少1年專注于Xilinx ZYNQ開發(fā)
3、精通Verilog或VHDL語言，具有扎實的數(shù)字電路基礎(chǔ)
4、熟悉Xilinx Vivado開發(fā)流程，能夠獨立完成從創(chuàng)建工程、綜合、實現(xiàn)到生成Bitstream的全過程
5、深刻理解AXI總線協(xié)議，并有基于AXI接口的IP核開發(fā)或集成經(jīng)驗。
6、熟悉ZYNQ PS端的開發(fā)環(huán)境（PetaLinux, Vitis, SDK）
注：聯(lián)系我時，請說是在江蘇人才網(wǎng)上看到的。
工作地點
地址：蘇州相城區(qū)蘇州-相城區(qū)江蘇集萃微納自動化系統(tǒng)與裝備技術(shù)研究所有限公司10C幢10M門
??
點擊查看地圖
詳細位置，可以參考上方地址信息
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓(xùn)費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務(wù)必提高警惕。
